跨时钟域数据处理：为什么打两拍可以消除亚稳态的传播？

在做 FPGA 开发时，难免会遇到跨时钟域的处理，例如，单 bit 信号由慢到快的跨时钟域处理，通常做法是通过触发器打两拍，以同步到目标时钟域。那么，问题来了：为什么打两拍可以消除亚稳态的传播？

确切的说，应该是打两拍可以减小亚稳态发生的概率！注意措辞！！这里是减小亚稳态的发生概率，而并不是标题上的消除亚稳态。

首先，我们需要了解什么是亚稳态，看下图。

简单来说，就是当时钟信号上升沿到来的时候正好采样的数据也在发生变化，但是对于采样的时钟信号，如果想要采样得到一个稳定值，在 clk 的上升沿的前一段时间有一个建立时间 TSU 和在 clk 的上升沿的后一段时间有一个保持时间 Th，如果在这两个时间段内采样的信号 D 发生跳变的话，输出的信号 Q 就会出现 0，1 之间跳变的不稳定、不确定状态，从而对采样结果产生干扰，这就是亚稳态。

那么如何消除亚稳态呢？接着看图。

由上图可知，打两拍来消除亚稳态的方法是适用于慢时钟域到快时钟域的情况，采样信号 sig 是慢时钟域的信号，正好当第一个 clk 上升沿建立时间和保持时间内采样信号发生了变化，reg1 及出现了一个亚稳态的状态，当第二个采样时钟对 reg1 进行采样时，在第二个 clk 上升沿的建立时间和保持时间的范围内 reg1 保持在稳定的概率要比第一个时刻大得多，相应的发生亚稳态的概率也会减小，一般来说，第一级寄存器的发生亚稳态的之后稳定的概率为 70%，第二次寄存器发生亚稳态之后稳定的概率为 99%。

就是说在绝大多数时候，第一级寄存器即使出现亚稳态，也会在一个时钟周期内稳定下来，这样第二级寄存器就会采到的就是一个稳定的值。并不是说第二级寄存器所输出的第一个状态 就是输入的第一个状态，只能说第二个寄存器输出第一个的状态是稳定的，之后的状态是跟输入的状态保持一致的。从而将第二个寄存器输出的结果进行处理，这样可以消除亚稳态的影响。

扫码关注尚为网微信公众号