运放参数详解part11：输入阻抗和输入电容

继续学习 TI FAE 分享的运放参数解析系列文章，并对其中的内容做了注释。

以下是转载的原文（蓝色底纹的文字为本站注释）。

下图形象的说明了运放的输入端阻抗的特性。主要有两个参数，输入阻抗和输入电容。对于电压反馈型运入，输入阻抗主要由输入级的决定，一般 BJT 输入级的运放。的共模输入阻抗会大于 40MΩ。差模输入阻抗大于 200GΩ。对于 JFET 和 CMOS 输入级的运放，输入阻抗要大的多。这个阻抗通常表现为电阻性。作为常识被我们所熟知。

更值得我们多加关注的是运放的输入电容。这个参数通常在 datasheet 的表格中所列出，但常被忽视。运放的输入电容，通常分为共模输入电容 Ccm 和差模输入电容 Cdiff。如下面是 OPA376 的 datasheet 中列出的输入电容。

对于有 EMI 抑制特性的运放，如 LMV832，它的输入电容会被设计的正大的些。下面是带 EMI 抑制功能的 LMV832 的输入电容值。

运放的输入共模电容 Ccm 和差模电容 Cdiff 会形成运放的输入电容 Cin。在许多应用中，运算放大器的输入电容都不会造成问题。但在某些应用中会引起放大电路的不稳定。尤其是反向输入端的电容，是放大电路不稳定的几大罪魁祸首之一。如下图所示是运放在有输入电容的影响下的模型。

这个反向输入端的电容会在运放的环路增益中引入一个极点。正是这个极点的存在，在某些条件下，可能会引起放大电路的不稳定。

运放输入电容引入的极点如下式。即使这个极点 0-dB 交截越频率之内，而是非常靠近 0-dB 交越频率，它也有可能引起问题。在这个极点的频率点上，相位会有 45 度的相位延迟，它很可能减少放大电路的相位裕度。如放大电路的 0-dB 交截越频率是 2MHz。在 2MHz 处的相位裕度是 89°。如果这个极点的频率点也在 2MHz 处，它将使相位裕度减少 45°。而变为φ = 89° – 45° = 44°。 44 度的相位裕度就显得的不够了。