高压超结Super Junction结构及工作原理

在学习超结工作原理的内容之前，让我们一起先回到我们的大学年代，回顾在《电子技术》或《模拟电路》这门课的第一章所学的 PN 结吧！要知道，所有功率半导体设计工程师的功力和水平，全部体现在 PN，能够设计出性能稳定优异、满足器件应用要求的不同类型的 PN。

1、PN 结

在纯净的硅晶体中掺入五价元素如磷，使之取代晶格中硅原子的位置，形成N型半导体。N 型半导体中，多子为自由电子，少子为空穴。在纯净的硅晶体中掺入三价元素如硼，使之取代晶格中硅原子的位置，形成P型半导体。P 型半导体中，空穴的浓度大于自由电子的浓度，空穴称为多数载流子，简称多子。自由电子为少数载流子，简称少子。

图 1：N 和 P 型半导体

P 型半导体与 N 型半导体相互接触时，其交界区域称为 PN 结。物质总是从浓度高的地方向浓度低的地方运动，这种由于浓度差而产生的运动称为扩散运动。P 区中的自由空穴和 N 区中的自由电子要向对方区域扩散，造成正负电荷在 PN 结两侧的积累，电荷的积累形成电场，电场方向正好阻止扩散的进行，但有利于电荷的漂移运动。在无外电场和其它激发作用下，参与扩散运动的多子数目等于参与漂移运动的少子数目，从而达到动态平衡。

由于 P 区中的空穴向 N 区扩散后与 N 区中的电子复合，而 N 区中的电子向 P 区扩散后与 P 区中的空穴复合，PN 结两侧区域自由载流子数减少而形成耗尽层，也称为高阻层，耗尽层中没有多子，也没有少子，P 区一侧出现负离子区，N 区出现正离子区，称为空间电荷区。

PN 结外加正向电压时，耗尽层变小到几乎可以忽略。外加反向电压时，耗尽层变宽。可以看到，内建的电场产生的电压和外加电压相等时，PN 结内部才能达到平衡，因此耗尽层是 PN 结承受电压最核心的因素。

图 2：PN 结

2、高压超结型功率 MOSFET

高压的功率 MOSFET 通常采用平面型结构，其中，厚的低掺杂的 N-的外延层，即 epi 层，用来保证具有足够的击穿电压，低掺杂的 N-的 epi 层的尺寸越厚，耐压的额定值越大，但是其导通电阻也急剧的增大。导通电阻随电压以 2.4-2.6 次方增长，这样，就降低的电流的额定值。为了得到一定的导通电阻值，就必须增大硅片的面积，成本随之增加。如果类似于 IGBT 引入少数载流子导电，可以降低导通压降，但是少数载流子的引入会降低工作的开关频率，并产生关断的电流拖尾，从而增加开关损耗。

高压的功率 MOSFET 的外延层对总的导通电阻起主导作用，要想保证高压的功率 MOSFET 具有足够的击穿电压，同时，降低导通电阻，最直观的方法就是：在器件关断时，让低掺杂的外延层保证要求的耐压等级，同时，在器件导通时，形成一个高掺杂 N+区，作为功率 MOSFET 导通时的电流通路，也就是将反向阻断电压与导通电阻功能分开，分别设计在不同的区域，就可以实现上述的要求。基于超结 SuperJunction 的内建横向电场的高压功率 MOSFET 就是基本这种想法设计出的一种新型器件。内建横向电场的高压 MOSFET 的剖面结构及高阻断电压低导通电阻的示意图如图 3 所示。英飞凌最先将这种结构生产出来，并为这种结构的 MOSFET 设计了一种商标CoolMOS，这种结构从学术上来说，通常称为超结型功率 MOSFET。

垂直导电 N+区夹在两边的 P 区中间，当 MOS 关断时，形成两个反向偏置的 PN 结：P 和垂直导电 N+、P+和外延 epi 层 N-。P 和垂直导电 N+形成 PN 结反向偏置，PN 结耗尽层增大，并建立横向水平电场；同时，P+和外延层 N-形成 PN 结也是反向偏置形，产生宽的耗尽层，并建立垂直电场。由于垂直导电 N+区掺杂浓度高于外延区 N-的掺杂浓度，而且垂直导电 N+区两边都产生横向水平电场，这样垂直导电的 N+区整个区域基本上全部都变成耗尽层，这样的耗尽层具有非常高的纵向的阻断电压，因此，器件的耐压就取决于高掺杂 P+区与低掺杂外延层 N-区的耐压。

当 MOS 导通时，栅极和源极的电场将栅极下的 P 区反型，在栅极下面的 P 区产生 N 型导电沟道，同时，源极区的电子通过导电沟道进入垂直的 N+区，中和 N+区的正电荷空穴，从而恢复被耗尽的 N+型特性，因此导电沟道形成，垂直 N+区掺杂浓度高，具有较低的电阻率，因此导通电阻低。

图 3：内建横向电场的 SuperJunction 结构

比较平面结构和沟槽结构的功率 MOSFET，可以发现，超结型结构实际是综合了平面型和沟槽型结构两者的特点，是在平面型结构中开一个低阻抗电流通路的沟槽，因此具有平面型结构的高耐压和沟槽型结构低电阻的特性。

内建横向电场的高压超结型结构与平面型结构相比较，同样面积的硅片可以设计更低的导通电阻，因此具有更大的额定电流值。由于要开出 N+沟槽，它的生产工艺比较复杂，雪崩能量不容易控制。目前 N+沟槽主要有两种方法直接制作：(1)通过一层一层的外延生长得到 N+沟槽，(2)直接开沟槽。前者工艺相对的容易控制，但工艺的程序多，成本高；后者成本低，但不容易保证沟槽内性能的一致性。

3、超结型结构的工作原理

3.1 关断状态

从图 4 中可以看到，垂直导电 N+区夹在两边的 P 区中间，当 MOS 关断时，也就是 G 极的电压为 0 时，横向形成两个反向偏置的 PN 结：P 和垂直导电 N+、P+和外延 epi 层 N-。栅极下面的的 P 区不能形成反型层产生导电沟道，左边 P 和中间垂直导电 N+形成 PN 结反向偏置，右边 P 和中间垂直导电 N+形成 PN 结反向偏置，PN 结耗尽层增大，并建立横向水平电场。

当中间的 N+的渗杂浓度和宽度控制得合适，就可以将中间的 N+完全耗尽，如图 4(b)所示，这样在中间的 N+就没有自由电荷，相当于本征半导体，中间的横向电场极高，只有外部电压大于内部的横向电场，才能将此区域击穿，所以，这个区域的耐压极高，远大于外延层的耐压，功率 MOSFET 管的耐压主要由外延层来决定。

(a)建立耗尽层 (b)完全耗尽

图 4：横向电场及耗尽层

注意到，P+和外延层 N-形成 PN 结也是反向偏置形，有利于产生更宽的耗尽层，增加垂直电场。

3.2 开通状态

当 G 极加上驱动电压时，在 G 极的表面将积累正电荷，同时，吸引 P 区的电子到表面，将 P 区表面空穴中和，在栅极下面形成耗尽层，如图 5 示。随着 G 极的电压提高，栅极表面正电荷增强，进一步吸引 P 区电子到表面，这样，在 G 极下面的 P 型的沟道区中，积累负电荷，形成 N 型的反型层，同时，由于更多负电荷在 P 型表面积累，一些负电荷将扩散进入原来完全耗尽的垂直的 N+，横向的耗尽层越来越减小，横向的电场也越来越小。G 极的电压进一步提高，P 区更宽范围形成 N 型的反型层，最后，N+区域回到原来的高渗杂的状态，这样，就形成的低导通电阻的电流路径，如图 5(c)所示。

图 5：超结型导通过程

另外还有一种介于平面和超结型结构中间的类型，是 AOS 开发的一种专利结构，虽然电流密度低于超结型，但抗大电流冲击能力非常优异。

图 6：介于平面和超结型结构中间的类型

名词解释

本征半导体：不含杂质且无晶格缺陷的半导体称为本征半导体。

杂质半导体：通过扩散工艺，在本征半导体中掺入少量合适的杂质元素，可得到杂质半导体。

P型半导体：在纯净的硅晶体中掺入三价元素如硼，使之取代晶格中硅原子的位置，形成 P 型半导体。P 型半导体中，空穴的浓度大于自由电子的浓度，空穴称为多数载流子，简称多子。自由电子为少数载流子，简称少子。

N型半导体：在纯净的硅晶体中掺入五价元素如磷，使之取代晶格中硅原子的位置，形成 N 型半导体。N 型半导体中，多子为自由电子，少子为空穴。

PN结：P 型半导体与 N 型半导体相互接触时，其交界区域称为 PN 结。

空间电荷区：PN 结的耗尽层中，没有多子，也没有少子，P 区一侧出现负离子区，N 区出现正离子区，称为空间电荷区。耗尽层具有高的阻抗。

本征激发：当半导体从外界获得一定的能量受到激发，电子从价带顶端跃迁到导带底端，而产生出自由电子和自由空穴的现象。激发的能量如光照、温升、电磁场等。

复合：自由电子在运动的过程中如果与空穴相遇就会填补空穴，使两者同时消失，这种现象称为复合。

平衡少子：PN 结处于平衡状态时的少子称为平衡少子。

非平衡少子：PN 结处于正向偏置时，从 P 区扩散到 N 区的空穴和从 N 区扩散到 P 区的自由电子均称为非平衡少子。

平均自由程：对于半导体中的载流子，相邻两次碰撞之间的平均距离，即称为平均自由程，其典型的数值为 10cm。

平均自由时间：对于半导体中的载流子，在相邻两次碰撞之间的平均时间，即称为载流子的平均自由时间 Mean free time，典型的数值为 1ps。

载流子注入：半导体通过外界作用而产生非平衡载流子的过程称作载流子注入 carrier ejection。当注入载流子浓度与热平衡时多数载流子浓度相比很小时，多数载流子浓度基本不变，而少数载流子浓度近似等于注入载流子浓度，这通常称作小注入情况；若注入载流子浓度可与多数载流子浓度相比，则称作大注入情况。

载流子寿命lifetime of carriers：非平衡载流子在复合前的平均生存时间，是非平衡载流子寿命的简称。

扫码关注尚为网微信公众号