功率MOSFET的基础参数解析

1.基本器件结构

功率 MOSFET (金属氧化物半导体场效应晶体管)是非常通用的功率器件，因为它具有低的栅极驱动功率，快的开关速度和优异的并联工作能力。许多功率 MOSFET 具有纵向的垂直结构，源极和漏极在晶元的相对的平面，从而可以流过大的电流和具有高的电压。

图 1a 和 1b 示出沟漕和平面两种基本的器件结构。沟漕结构主要用于额定电压低于 200V 的器件，因为它具有高的沟道密度，因此导通电阻低。平面结构适合于更高的额定电压器件，因为导通电阻主要由 epi-层的电阻来决定，因此无法得到高的单元密度。两种结构基本的操作相同。除了特别的定义，本文只讨论沟漕结构。

2.击穿电压

在许多功率 MOSFET 中，N⁺ 源极和 P-体形成的结是通过金属物短路的，从而避免意外的导通寄生的三极管。当没有偏置加在栅极时，功率 MOSFET 通过反向偏置 P-体和 N^– Epi 形成的结，可以承受高的漏极电压。

在高压器件中，绝大部分电压由少掺杂的 Epi 层来承受：厚的少掺杂的 Epi 层承受更高的击穿耐压，但是增加了导通电阻。在低压器件中，P-体掺杂程度和 N^– Epi 层差不多，也可以承受电压。如果 P-体的厚度不够，重掺杂太多，耗尽区可以通孔达到 N⁺ 源极区，从而降低了击穿电压值。如果 P-体的厚度太大，重掺杂不够，沟道的电阻和阈值电压将增大。因此需要仔细的设计体和 Epi 掺杂和厚度以优化其性能。

数据表中，BV_DSS通常定义为漏电流为 250uA 时漏极到源极的电压。漏极到源极的漏电流表示为 I_DSS，它在 100%的 BV_DSS额定时测量。温度增加，I_DSS增加，BV_DSS也增加。 

3.导通状态特性

要考虑功率 MOSFET 在两种不同的模式下工作：第一象限和第三象限工作。

第一象限工作

当正向电压加在漏极上时，N 沟道的功率 MOSFET 操作在第一象限工作，如图 2 所示。当栅极电压 V_G增加到阈值电压 V_TH时，MOSFET 沟道开始流过电流。它流过电流的值取决于 MOSFET 的导通电阻，定义为：

RDSON=VD/ID

对于足够的栅极电荷过驱动 V_G>>V_TH，I_D-V_D曲线操作在线性区，因为 MOSFET 的沟道完全导通。在低的栅极过驱动电压下，当 V_D>(V_G-V_TH)，由于沟道的修剪效应，漏极电流达到饱和点。

对于沟漕 MOSFET, R_DSON由于下面几个部分组成：         
– R_S: 源极电阻         
– R_CH: 沟道电阻         
– R_ACC: 聚集区电阻         
– R_EPI: 硅片顶层电阻，外延硅，有名 epi；epi 控制着 MOSFET 可以承受阻断电压值         
– R_SUBS: 硅衬底电阻，epi 从它上面生长。

对于平面 MOSFET, R_DSON组成部分和沟漕 MOSFET 相似。主要的不同在于出现 JFET 部分。当器件缩小到更小的尺寸，R_S, R_CH, R_ACC也减小，因为更多的单个的单元晶胞将堆积在给定的硅片区。另一方面，当电流被限制在靠近 P-体区的狭窄的 n-区流过时，R_JFET将遭受 JFET 效应。由于没有 JFET 效应，沟漕 MOSFET 可以得到更高密度的缩减，实现低的 R_DSON。

沟道电阻 R_CH主要依赖于栅极过驱动程度。V_GS增加，R_CH减小。开始时，当 V_GS增到 V_TH以上时，R_DSON很快降减小，表明 MOSFET 沟道导通。当 V_GS进一步增加，R_DSON下降比较来缓，因为沟道完全导通，MOSFET 导通电阻由其它的电阻组成部分决定。R_DSON随温度增加而增加，因为温度增加，载流子运动能力降低，这是器件并联工作的重要特性。

阈值电压

阈值电压 V_GS(TH)定义为最小的栅极偏置电压，此时，在源极和漏极间形成导通的沟道。对于功率 MOSFET，通道在 250uA 的漏源极电流时测量。栅极氧化层厚度和沟道掺杂集中度用来控制阈值电压。10-15V 的驱动电压，其典型值设计为 2-4V。使用 CMOS 技术缩减，功率 MOSFET 的栅极驱动电压可以降到的 2.5-4.5V。因此，这些应用需要更低的阈值电压 1-2V。阈值电压具有负的温度系数，温度增加，阈值电压降低。

跨导

跨导 g_fs，定义为 MOSFET 的增益，可以用下面公式表示：

gfs=DIDS/DVGS =μCox W/LCH

通常在固定的 V_DS，在饱和区测量。器件栅极宽度 W，沟道长度 L_CH，活动性μ，栅极电容 C_OX，影响跨导值。温度增加，跨导降低，因为载流子的活性降低。

第三象限工作

在 DCDC 的 BUCK 变换器中，功率 MOSFET 在第三象限工作很常见，电流流过下面 N 沟道的 MOSFET，和第一象限比较，电流方向是反向的，施加的 R_DSON相同。

在相对低的电流时，第三象限工作的导通特性和第一象限是对称的。因此可以假定两种操作典型有相同的 R_DSON。在大的电流和大的 V_DS时，它们工作方式不同。当 V_DS接近体二极管的正向压降时，体二极管开始导通。因此，电流增加，不能看到电流饱和特性。

4.电容

MOSFET 的开关特性受器件三个管脚的寄生电容的影响，也就是栅极源极电容 C_GS，栅极漏极电容 C_GD和漏极源极电容 C_DS，如图 6 所示。这些电容值是非线性的，和器件结构，几何特性和偏置电压相关。

开通时，电容 C_GD和 C_GS 通过栅极充电，因此设计栅极的控制电路时必须考虑电容的变化。MOSFET 的数据表提供的寄生电容参数，C_ISS，C_OSS,和 C_RSS。

C_GD = C_RSS

C_GS = C_ISS − C_RSS

C_DS = C_OSS − C_RSS

C_RSS = 小信号反向传输电容。

C_ISS =小信号输入电容，漏极和源极短路。

C_OSS =小信号输出电容，栅极和源极短路。

MOSFET 的电容是非线性的，是直流偏置电压的函数。图 7 示出了电容如何随 V_DS电压增加而变化。所有的 MOSFET 的寄生电容来源于不依赖于偏置的氧化物电容和依赖于偏置的硅耗尽层电容的组合。当电压增加时，和 V_DS相关电容的减小来源于耗尽层电容减小，耗尽层区域扩大。

图 7b 示出了当 V_GS电压增加大于阈值电压，V_DS电压值低，MOSFET 栅极电容也增加，因为 MOS 沟道电子反形层形成，在沟漕底部形成电子聚集层。这也是为什么一旦电压超过 Q_GD阶级，栅极电荷特性曲线的斜率增加的原因。

5.栅极电荷

如果知道了栅极的驱动电流，栅极电荷参数可以用来估算功率 MOSFET 开关时间。这只取决于器件的寄生电容。这个参数受漏极电流，电源电压和温度的影响较小。栅极电荷测试的原理图和相关波形见图 8 所示。在此电路中，恒定的栅极电流源 I_g给测试器件的栅极充电，漏极电流 I_D由外部提供。测量 V_GS和栅极充电时间，可以直接表明漏极电流从 0 增加到 I_D，同时，漏极电压从 V_DC减小完全导通电压时，器件所消耗的能量。

在栅极电流开通前，测试的器件承受的所有电源电压 V_DC，而 V_GS电压和漏极电流为 0。一旦栅极电流 Ig 开始流过，栅极源极电容 C_GS和栅极漏极电容 C_GD开始充电，栅极到源极电压开始增加。充电的速度为 I_G/C_ISS。当 V_GS电压达到阈值电压后，漏极电流开始流过。栅极电压开始上升到平台电压 V_GP (V_GSTH+I_D/g_FS)，而测试器件的电压保持在电源电压 V_DC需要达到这种状态的电荷 Ig*time 为 Q_GS。当漏极的电流到达 I_D时，漏极的电压开始下降，此时，V_GS保持在恒定的 V_GP值。栅极电流用来给电容 C_GD充电，Ig= C_GD dV_DS/dt。当 V_DS接近导通状态时，平台阶段结束。在平台阶段，注入的栅极电荷为 Q_GD，通常用它来估算电压转换的时间和开关损耗。

下一步，测试器件的栅极继续充电到最终的值，漏源极电压变为 R_DSON x I_D。栅源极电压自由的上升，上升的斜率由栅极的充电电流和 C_ISS决定,在 V_GS>V_TH时，C_ISS更高，图 7b 所示，导致在栅极电荷曲线上，更低的斜率，直到栅源极电压达到最大值。这个栅极的电荷是所有栅极电荷 Q_G。

6.栅极电阻

对于栅极的驱动，功率 MOSFET 栅极呈现和 RC 网络类似的阻抗。等效的电阻就是指栅极的电阻 Rg。栅极的电阻由栅极多晶硅导体，金属和连接结构的电阻产生。连接结构就是为了连接外部封装的管脚，所布设的到焊盘的栅极信号线。

对于多晶硅栅极功率沟漕 MOSFET，栅极的电阻取决于掺杂的程度和多晶硅材料的类型（N 或 P 型），栅极沟漕的几何特性和器件设计的安排。对于同样器件设计，N 型沟漕功率 MOSFET 通常比 P 型有更低栅极电阻，因为在合适掺杂的多晶硅中，N 型具有更低的薄膜电阻。许多开关器件最后要使用 LCR 仪，100%的测量 Rg。

7.开通和关断

功率 MOSFET 数据表通常有阻性负载的开关特性，取决于 R_g，C_iss和 C_rss。当寄生的电感和栅极驱动细节因素影响到实际的测量时，可以检查基本的物理特性。图 9 示出了功率 MOSFET 阻性负载开关测试电路和波形。

t_d(on) – 开通延时时间,这个值是 V_gs上升到超过 10%的栅极驱动电压，同时漏极电流上升到超过规定值的时间，在 t_d(on)时刻，V_GS达到阈值电压，这段时间由 R_g C_iss时间常数数千决定。

t_r – 上升时间,这个值是漏极电流从 10%负载电流上升到 90%的负载电流时间，取决于 V_TH，跨导 g_FS和 R_gC_rss时间常数。

t_d(off) –关断延时时间,这个值是 V_gs下降到 90%的栅极驱动电压，同时漏极电流下降到低于 90%负载电流的时间，是电流开始转移到负载中的延时，取决于 R_g C_iss。

tf – 下降时间,这个值是漏极电流从 90%负载电流下降到 10%的负载电流时间，取决于 V_TH，跨导 g_FS和 R_gC_rss时间常数。

8.体二极管正向压降

V_SD是集成的体内二极管在施加一定的源极电流时，正向压降的测量值。施加的源极电流典型值为 1A，在数据表中，它和正向压降的最大限制值一同定义。图 10 示出了二极管在两种温度下的典型的正向 I-V 特性。对于 AOS SRFET，典型的 V_SD比通常的 MOSFET 要低，为 0.4V。低的 V_SD可以减小二极管导通时的功率损耗。因此，SRFET 是 DCDC 变换器下管 FET，以及其它要求体二极管导通一定时间的应用的理想选择。

9.体二极管反向恢复

当二极管从导通状态切换为关断状态时，MOSFET 的寄生体二极管产生反向恢复，因为存储的少子电荷必须被清除，在器件内部，或者通过负电流主动的清除，或者通过复合被动的清除。

在数据表中，有三个参数列出来表示二极管的反向恢复。

t_rr: 体二极管反向恢复时间。

I_RM: 体二极管反向峰值电流。

Q_rr: 体二极管反向恢复电荷，就是二极管电流波形的负电流部分的面积。

上面的参数随着测试条件的变化而变化，如加的电压 V_DS和 di/dt 等。参数的定义和测试的电路如图 11 所示。

测试器件的栅极和源极短接，测量体二极管，双脉冲加到控制的器件。电流在低端的控制器件中斜坡上升，然后，当控制器件关断时，自由换流，在测试器件的体二极管中续流。当控制器件由第二个脉冲再次导通时，在控制器件 FET 电压能够降低前，测试的器件体二极管必须恢复。

在体二极管反向恢复时，反向的电流和负载电流一起，流过低端的 MOSFET，图 11 所示。此外，反向恢复的 di/dt 由于电路的杂散电感，产生大的过冲电压 Ldi/dt。如果在第二阶段 t_rr，穿过 I_RM后，di/dt 保持低的值，过冲的电压可以减小。这样的二极管称为软恢复。更低的 Q_RR导致更低的开关损耗。在开关变换器中，这通常也是开关损耗中最大的部分。

AOS 的 SDMOS 和 SRFET 使用特别的高级工艺设计，以提高体二极管的反向恢复性能，具有低的 Q_rr和好的软系数，相比于常规的 MOSFET，这也很大程度上减小电压的过冲，提高整体的效率。

10.雪崩能力和额定

雪崩击穿的物理特性

当功率 MOSFET 的电压增加时，体 N-的 epi 结的电场也增加。当场强增加到临界值 E_C时，硅中大约为 3E5V/cm，产生载流子的雪崩倍增，导到电流突然急剧增加。

雪崩倍增并不是一个损坏的过程，然而，由于电流流过的通路包括空穴电流流过的路径，I_H (=I_D) ，图 12 所示，就有可能产生高的电流密度，当 V_BE=I_H*(Rp+Rc)>0.7V 时，导通寄生的三极管。此状态发生后，栅极不再能够关断 FET 的电流。同时，由于 BVCEO 通常低于 MOSFET 击穿电压，在弱的单元，产生电流熔丝效应，局部的不一致性首先产生寄生的三极管的导通。从基本的描述，可以得到：

高于临界的电流密度时才发生失效，即便是短的低能量的高压脉冲。

高的 Rp 值(源极下体夹挤电阻)和 Rc 值 (连接电阻)降低了 UIS 能力。 

高的电流密度单元结构减小了电流路径的长度。这也减小 Rp，增加了失效发生的临界的电流密度。     

由于 Rp 和 Rc 都会随着温度的增加而增加，射-基的导通电压随着温度增加而减小，UIS 能力随温度增加而降低。

如果雪崩能力在低温下长时间测量，消耗的能量 I_pk/2*BV*t_AV将会加热器件，因此，失效的电流由此过程中器件达到的最高的温度决定。由于大的硅片有大的散热能力，在这样的工作模式下，它们就具有更高的 UIS 能力。图 12 示出了寄生的 NPN 和寄生的基极电阻 Rp 及 Rc。

额定的雪崩能量

在电路的工作中，由于感应的电峰，功率 MOSFET 的电压可能高于额定的 V_DS(MAX)。因此生产商通常定义了单个或可重复的额定值，而且对于出售的产品，许多生产商都会做 100%的单脉冲测试。

在图 13 的雪崩曲线中，使用时间可以得到典型的单脉冲额定值，这些是可以保证的性能参数，真正发生破坏的数值点高于这些值。正如所期望的，对于同样的持续时间，雪崩能力随温度增加在降低。对于给定的起始结温，由于雪崩过程中热量增加，电流的能力随雪朋时间的增加而降低。

这些曲线使用图 14 的电路而得到，通过一个电感，测试的器件的电流叙坡上升。当器件关断时，由于电流的电流不能突变，器件的电压上升到器件的击穿电压。当器件关断时，和电源 V_dd串联的开关也关断，强迫电流由二极管续流。电感的电压为–BV，促使电流叙坡向下衰减到 0。使用不同的电感，可以得到不同的雪崩时间。能量，电流，时间和电感值之间的基本公式为：

重复脉冲的额定值

如果重复 UIS 脉冲加到功率 MOSFET，它的结温将会有一个平均值的增加, 此平均值基于平均的功耗。同时伴随着每一个脉冲的峰值温度。当电流密度足够大，峰值的温度足够高，器件将会产生和上面描述的单脉冲雪崩机理一样的破坏。没有其它的通用标准来定义重复脉冲的额定值。这里说明两种方法。

方法 1: 选择一个小电感，L=1μH, 脉冲占空比 0.01, f=100kHz。增加电流直到平均的温度达到 T_J =150C 来设定电流 I_AR。或增加电流直到破坏发生，然后降额到一定的 I_AR额定值。这种方法的缺点仅仅依赖于某个电感和某个频率。如果频率增加，I_AR下降。如果电感增加，I_AR下降。事实上，如果频率足够低，以致于器件在每个脉冲后，可以回到起始的结温 T_J (25C)。良好的设计的功率 MOSFET 具有 E_AR=E_AS和 I_AR=I_AS。

方法 2: 不区分 E_AR, E_AS和 I_AR, I_AS，由于在足够低的频率时，它们具有相同的值。用户在雪崩曲线上，对于更短的持续时间，可以使用时间来计算最大的允许雪崩电流。从平均的功耗 P 和热阻来估计初始的结温 T_J。

11.dV/dt 额定值

功率由于漏极过大 dV/dt 的失效有不同的原因。在每一种情况下，失效的产生是因为通过电阻 Rp+Rc 的偏移或导通电流，从而导致寄生的三极管导通，然后器件按照上面描述的同样的机理，在雪崩破坏前而失效。

如果栅极通过电阻短路到源极，同时，在漏极和源极间加上快的 dV/dt，偏移电流 C_oss*dV/dt 流过源极，在电阻 Rp+Rc 产生足够大的压降，大于寄生三极管的 V_BE (0.7V)。由于许多先进的功率 MOSFET 具有低的 Coss 值，即使是 10-50V/ns 的 dV/dt，电流也比较低，因此也不被认为是主要的破坏模式。然而，短路栅极和源极电阻较大，C_rss*dV/dt 的电流将产生足够大的压降，从而开通栅极，导致电流流过，如果电流不受控制，器件将损坏。

在体二极管反向恢复时，空穴电流将流出连接到源极的电阻 R_p+Rc。当 MOSFET 的体二极管形成压降时，这个电流甚至远远大于 C_oss*dV/dt 的电流，它将累加到 C_oss*dV/dt 的电流上流过。由于体二极管存储的电荷，以及清除这些电荷的不一致性，可以看到，二极管的反向恢复 dV/dt 具有较低的值。再一次的，失效的机理是因为寄生的三极管的导通。如果栅极短路到源极的电阻太大，急剧的增加 dV/dt 电流的可能性增大，由于此电阻吸收 C_rss*dV/dt 的电流，产生足够大的压降，因此 MOSFET 的栅极将被占导通。

两种模式的 dV/dt 失效都会随温度的增加而恶化。

12. 热阻特性

结的校准

在测量任何器件的热阻前，要制作校准曲线。每一个硅器件都有自己独特的校准曲线，但是一旦确定，对于任何的封装都是有效的。校准曲线是将器件看作一个二极管，强迫流过 10mA 的检测电流，然后在每一个结温下，测量正向压降 V_FSD。器件的取样校准曲线如图 15 所示。在接下来所做的热阻测量中，同样的，10mA 的检测电流将强迫流过器件，结温将从相应的正向压降来计算。

结到环境/管脚/壳的热阻

结到环境的热阻 R_θJA定义为从器件的结到周围环境的热阻。结到管脚的热阻 R_θJL定义为从器件的结到器件漏极管脚的热阻。对于一些大的器件 Ultra SO8，DFN5*6 和更大器件，具有后背的裸露漏极的铜皮焊盘，必须测量 R_θJC。R_θJC定义为器件的结到器件壳的热阻。两者都可以用下面公式计算：

其中，T_J是器件的结温，它可以从测量不同结温的正向压降，然后从器件的结校准曲线得到。T_X是环境，管脚或壳的温度，取决于测量的是 R_θJA, R_θJL还是 R_θJC，P_D是器件的耗散功率，可以从输入的电流和电压来计算。

瞬态的加热曲线，结到环境/壳

瞬态的热曲线用来估计从瞬态功率损耗产生的瞬态温升。这些曲线基于结到环境或结到壳。名义上，它们是器件结到环境或结到壳的特征瞬态热阻。

热测量仪器使用不同的脉冲宽度值。可以从每一个单脉冲后测量正向压降，然后从对应的曲线查到结温。这测量的是单脉冲的瞬态热曲线。基于单脉冲曲线，在瞬态热加热曲线组中，使用 3 或 4 阶的 RC 网络仿真，可以得到其它的曲线，如图 16 所示。

13.耗散功率

耗散功率 P_D和 P_DSM是器件安全操作的最大允许功率。耗散功率可以用下式计算：

P_D为基于结到壳的热阻。为了得到耗散功率 P_D，壳的温度需要维持在 25^oC。P_DSM为基于结到环境的热阻。器件安装在一个平方英寸，2oz 的铜皮的 PCB 上，P_DSM就是 T_j温度上升到 150^oC 的功耗。

14.安全工作区

SOA (FBSOA)曲线定义了最大的漏源极电压值，漏极电流值，以保证器件在正向偏置时安全的工作。

右边的垂直的边界是最大的漏源极电压 V_DS，上面水平的限制是最大的脉冲漏极电流 I_DM。左边的斜线受漏源极的电阻 R_DS(ON)限制。中间的平行线是不同的脉冲宽度的最大的漏源极电流。这些电流由瞬态的热阻所决定。      

15. 额定电流

连续的漏极电流 ID 和 IDSM

除了封装的限制，连续的漏极电流 I_D和 I_DSM分别是 P_D和 P_DSM对应的最大漏极电流。

壳温度增加时，I_D要基于所允许的减小的耗散功率而降额，如图 18 所示。

封装限制

连续的额定电流受下面两个因素的限制：      
1. 热阻      
2. 封装

封装限制通常是指连接线的电流处理能力。对于额定的连接线的电流限制，常用的方法是基于线的熔化温度，这并不正确的原因在于：  

1. 线的温度不能超过 220^oC, 或导致塑料的成型混合物分解。

2. 在许多情况下，硅电阻高于线的电阻的 10 倍以上，大部分的热产生于硅的表面，最热点在硅片上。         

硅的最大结温低于 220^oC, 这也是为什么连接线的熔化问题通常在许多情况下不存在的原因。连接线的熔化只有在器件损坏的时候才会发生。

脉冲漏极电流I_DM

脉冲漏极电流是 260μs 电流脉冲的额定值，数据表上的这个值低于下面的两个值：

(1).260μs 电流脉冲时，真正的单脉冲的电流测量值。

(2).260μs 脉冲宽度时，基于瞬态的热阻的计算值。

扫码关注尚为网微信公众号