高速数字电路设计中的电源完整性分析

由于同步开关噪声所产生的噪声电流，电源完整性问题如今已成为制约整个高速数字系统性能的一个关键因素。元器件封装和电路板上的电源/地平面作为电源分配系统不可或缺的一部分，为这些噪声电流提供了耦合路径。因此一个经过良好设计的电源分配系统对于保证整个系统的性能和稳定性是及其重要的。为了保证能设计出一个良好的电源分配系统，对电源分配系统的精确快速分析以及对平面上噪声的优化都是非常重要的。而在电源分配系统上加入去耦电容是提高电源分配系统性能、保证系统电源完整性的一个主要、切实可行的方法。

电源分配网络构成了高速数字系统最庞大最复杂的互连结构，约占全部互连空间的 30%~40%。系统中所有的器件都直接或间接地连接到电源分配网络上，系统中器件数目成千上万，因此电源分配网络设计与电源完整性分析是数字系统设计中最为复杂的一环。电源分配网络设计是高速数字系统设计的核心，其直接影响到了电源完整性、信号完整性和电磁完整性等系统的性能。本论文着重研究高速数字系统的电源分配网络设计与电源完整性分析这一主题，并探讨了与之紧密联系的电源噪声抑制和电源配送网络元件的建模与分析，最终借助于 Cadence 电源完整性工具 Allegro PCB PI 完成了实际电源分配网络的设计。

电源完整性问题原本是信号完整性问题的一个分支，但随着电子系统向着更高功耗、更 低电压以及更高集成度的方向发展，电源完整性问题已经成为高速电子系统设计的主要瓶颈。 片上系统、以及系统级封装等多芯片集成技术的出现与发展，使得电源完整性问题变得越来 越重要。随着集成电路工艺向着 22nm 尺寸发展，电源分配网络的设计将变得更加复杂和棘手。

国外电源完整性问题的研究大致始于上世纪 90 年代中期，并在 2000 年以后成为研究的 热点。目前电源完整性问题的研究尚未完全成熟，主要集中在以下几个方面:

• (1)电源分配网络的建模和分析;
• (2)电源完整性与信号完整性协同设计;
• (3)去耦电容网络的设计;
• (4)混合信号电源地平面设计。

国内对信号完整性的研究在近几年内也逐渐开始起步，研究单位和科研机构包括西安电子科技大学、上海交通大学、清华大学、复旦大学等国内著名高校。已有多个与信号完整性和电源完整性相关的国家自然基金立项。此外，包括华为和中兴在内的多家国内知名电子制造企业，也逐渐设立专门的信号完整性分析部门，专门从事高速信号的仿真、分析与设计。国内对高速电路系统电源分配网络设计和电源完整性分析的研究还没有深入，只有上海交通大学取得一些零散的研究成果。但是，电源完整性问题的严重性已经逐渐得到认可，多家研究机构已经开始着手研究这个问题了。

电源完整性问题是非常复杂的系统性问题，电源完整性的研究主要包括两个方面，那就是分析和设计。而电源分配网络建模问题则是电源完整性分析的首要问题。虽然此前己有许多研究设计人员对此进行了初步的研究与分析，但是所建模型或多或少存在一定的缺陷，和实际元件之间有一定的差距，有的模型不能反应电源/地平面的波谐振效应，有的模型仅适用较低工作频率，有的模型过于复杂，计算效率低。本文借助于 Cadence 软件的 Allegro PCB PI 电源完整性工具完成电源配送系统的建模、仿真与分析，本文具体的工作主要包括以下几个方面的内容:

论文第二章简要介绍了电源完整性问题的基本概念。首先介绍了电源分配网络的组成，并讲述了电源噪声的产生原因及其影响。接着对同步开关噪声进行了详细的分析，并在最后 介绍了频域目标阻抗法的电源分配系统设计方法。

论文第三章从解析方法入手介绍了电源分配系统中各组成部分建模的方法。首先阐述了电源分配网络组成结构及各部分功能和特点，接着分别详细阐述了开关电源、电源/地平面、去耦电容等电源分配系统中较重要组成部分的模型。

论文第四章提出了一种结合 Cadence 软件 Allegro PCB PI 电源完整性工具进行电源完整性分析和电源分配系统设计的方法。本章结合 Cyclone II Nios 开发板设计实例，详细讲述了使用 Allegro PCB PI 进行电源完整性设计与分析的全流程。

高速 PCB 电源完整性设计与分析

扫码关注尚为网微信公众号