射频与模拟混合信号PCB设计需要考虑的因素

频率、幅值和相位是信号的三要素

在同一 PCB 内同时布有较高阻抗的模拟信号和数字信号可能引起意外串扰，该串扰给模拟信号带来过大的噪声。

具有快速上升和下降时间的数字信号对高阻抗的模拟信号路径产生影响是最常见的串扰现象。

通常为了通过电路传输信息，总是需要一定量的电流，即使是非常小的电流。随后，电流周围便产生了磁场。当电流随着信息而发生变化时，会向周围辐射电磁电波，从而便产生了噪声。

随着信息量的增加，通过信号线的电流频率也随之增加，或可能需要更多的信号线。通常，电流频率越高，或信号线数量越多，辐射的电磁波强度就越大。因此，电子设备的性能越高、处理的信息量越大、电子设备中所使用的信号线越多，就越容易产生噪声干扰。

传输信息的电路大致可分为模拟电路和数字电路，分别使用模拟信号和数字信号。从电路噪声的角度出发对其一般特性做如下说明。

当模拟电路为噪声源时，一般产生的噪声较少，因为模拟电路使用有限频率，并采用控制电流流动的设计情况较多。

但如果有能量外泄，则仍会产生噪声干扰。例如，电视和广播接收器采用一个具有恒定频率的信号，此频率称为本地震荡频率，以便从天线接收的无线电波中有选择地放大目标频率。如果此频率泄漏到外部，则可能对其他设备产生干扰。为了防止发生此情况，调谐器部分会被屏蔽，或在线路中使用 EMI 静噪滤波器。

相比之下，从噪声受害方考虑，由于模拟电路经常处理微弱信号，哪怕微小的波动信息都会受到影响，因此，模拟电路往往容易成为噪声受害方。例如，如果噪声进入音频放大电路的第一级（从麦克风进入等），扬声器会检测到噪声并进行放大，从而产生很响的噪声。为了防止发生此情况，高灵敏音频放大器会被屏蔽，或在线路中使用 EMI 静噪滤波器。

把数字电路作为噪声源来看，由于在很短的时间内会发生 0 与 1 信号电平之间的转换，其中包含了极宽范围的频率成分，因此数字电路很可能成为噪声源。为了防止发射出噪声，因此在数字信号中使用了屏蔽和 EMI 静噪滤波器。

但把数字电路作为噪声受害方来看，只有 0 和 1 两种状态（之间没有其他状态）来表示信号，且具有相对较大的幅值。另外，即使有微弱的感应也不会影响信息，因此，数字电路不太会成为噪声受害方。但如果达到很高电平噪声，则即使只有一瞬间，数据也会发生完全改变。因此，其对于静电放电之类的脉冲噪声是一个弱点。（静电放电也简称为 ESD）

介质损耗(Dielectric loss)

介质损耗是指电介质在交变电场中，由于消耗部分电能而使电介质本身发热的现象。原因：电介质中含有能导电的载流子，在外加电场作用下，产生导电电流，消耗掉一部分电能，转为热能。PCB 材料需要较低的介电损耗正切以确保低损耗的数字信号传输。

Return Loss 回波损耗，电磁波反射波大小和入射波大小的比例。

VSWR 电压驻波比

波传递从甲介质传导到乙介质，会由于介质不同，波的能量会有一部分被反射，这种被反射的波称为驻波，这是基本的物理原理，在电磁波有同样的特性，电波在甲元件传导到乙元件，由于阻抗特性的不同，一部分电磁波的能量被反射回来，我们常称此现象为阻抗不匹配。

在传输线上，藉由来至发射端的波与来至负载的反射波的干涉，产生驻波，驻波的大小是传输线上的电压最大和最小值的比值，理想的比例为 1:1 (表示没有任何反射功率产生)，即输入阻抗相等于传输线的特性阻抗，但几乎不可能达到。

为何要阻抗匹配?

• 在传输中获的最大的功率或效率；
• 保证系统具有正确的传输特性(例如 LC 滤波器需要匹配负载)；
• 提高信噪比(降低噪声系数) ；
• 减少由于反射引起的信号失真；
• 确保电路稳定；
• 为各模组与设备之间提供方便、可靠的连接。

为何低频信号不需要匹配?

• 从波长与元件/传输线尺寸的关系来看，信号在传输过程中的相位与振幅近似不变。
• 从周期与传输时间上看，虽然反射仍然存在，但在信号的有效周期内将会衰减到可以忽略。

低频信号波长>元件尺寸;高频信号波长<元件尺寸。另外，VSWR 又可转换成另一项射频参数叫 S 参数里的 S11，这项参数被称为回波损耗(Return Loss) 为传输功率&反射功率的比值(单位 dB)，跟 VSWR 是同概念，一般(传输)VSWR 在 1.4:1 以内都不错。

趋肤效应(Skin Effect)

在长直导体的截面上，恒定的电流是均匀分布的。对于交变电流，导体中出现自感电动势抵抗电流的通过。这个电动势的大小正比于导体单位时间所切割的磁通量。以圆形截面的导体为例,愈靠近导体中心处,受到外面磁力线产生的自感电动势愈大；愈靠近表面处则不受其内部磁力线消长的影响，因而自感电动势较小。这就导致趋近导体表面处电流密度较大。由于自感电动势随着频率的提高而增加，趋肤效应亦随着频率提高而更为显著。当频率很高的电流通过导线时，可以认为电流只在导线表面上很薄的一层中流过，这等效于导线的截面减小，电阻增大，大大降低了导体材料的有效利用率。

趋肤深度(Skin Depth)

由趋肤效应，我们不难联想到另一概念—趋肤深度。工程上定义从导体表面到电流密度下降到导体表面电流密度的 0.368（即 1/e）的厚度为趋肤深度或穿透深度△，即认为导体表面下深度为△的厚度导体流过导线的全部电流，而在△层以外的导体完全不流过电流（在不规则导体中，考虑趋肤深度以最窄边为准）。 △与频率 f(w)和导线物理性能的关系为：

对于像铜这样的优良导体，其电导率极高，所以随着频率升高，很快就表现出明显的趋肤效应。频率在 6MHz 多一点时趋肤深度近似 1mil，大概在 55MHz 左右的时候趋肤深度约 0.35mil，1GHz 时约 0.1mil。从这些数据看，趋肤效应必然对高速信号产生很大影响。

通常在 PCB 基材加工过程中，铜箔表面会进行糙化处理以改善其和 PCB 介电材料的结合力。但粗糙的铜箔表面会导致更高的导体损耗，且随着频率的升高导体损耗将显著增加，这是由于电路的趋肤效应导致的。一般来说，当电路工作频率对应的趋肤深度小于或等于铜箔的表面粗糙度时，表面粗糙度的影响将变得非常显著。在毫米波频段，趋肤深度通常小于铜箔的表面粗糙度，如 50GHz 时的趋肤深度为 0.30um。

减小电流环路

当存在一个磁场时，一个由导电材料形成的环路充当了天线，并且把磁场转换为围绕环路流动的电流。电流的强度与闭合环路的面积成正比。较小面积的环路中通过的磁通量也少，感应出的电流也较小，因此环路面积必须最小。保持信号路径和它的地返回线紧靠在一起将有助于最小化地线环路，避免出现潜在的天线环。每根信号最好能做到与地的回流路径最短，回路面积越小，信号的抗干扰能力越强，对外的 EMI 也达到最小。敏感信号用地包住，这样包地即提供了信号最短回流路径，也能消除与其它相邻信号的干扰。比如时钟信号，高频信号等，在 PCB 设计时进行包地处理，并打些地孔，可有效降低 EMI。

Faraday Cage shields

通过在信号源和受影响节点之间放置导电且接地的屏蔽体(称为“法拉第屏蔽体或者屏蔽罩”)，可将位移电流直接路由至地，从而消除这种噪声。

使用此类屏蔽体时，值得注意的是，法拉第屏蔽体必须接地，这点非常重要。屏蔽体浮动或开路无一例外都会导致容性耦合噪声增加。

PCB 板材对高速数字信号的影响已经不可忽视

随着数字系统的高速化发展，以前被认为微不足道的传输线损耗问题，现正在成为设计的首要关注点。在时钟频率高于 1GHz 时，频率相关性传输损耗的影响已经实实在在发生了，特别是高速 SerDes 接口，信号具有非常快的上升时间，数字信号可以携带比自身重复频率更高频的能量，这些较高的高频能量成分，用来构造理想的快速转换的数字信号。今天的高速串行总线，在时钟速率的第 5 次谐波上往往有大量的能量集中。

现在有许多高速数字应用，速度为 10 Gbit/s 或更高。 这些应用使用 5 GHz 的基频和 15 GHz，25 GHz 等的谐波。在此频率范围内，大多数常见的 PCB 材料在介质损耗（Df）方面会有非常显着的差异，并导致严重的信号完整性的问题。这是高速数字 PCB 使用专为高频应用而设计的特殊板材的原因之一。 这些材料的配方具有低损耗因数，在很宽的频率范围内具有最小的变化。 这些板材过去常用于高频 RF 应用，甚至现在用于 77 GHz 及更高的应用。 除了介质损耗因素的改进外，这些板材还配有严格的厚度控制和 Dk 控制，更佳有利于保障信号完整性。

2019 台北电脑展上按摩店发布第三代 Ryzen 锐龙处理器，按摩店采用 7 纳米的 CPU 除了在性能上开始压制牙膏厂之外，其配套的 X570 芯片组也引入了对 PCIe 4.0 的支持，采用 PCIe 4.0 NVMe 的 SSD 也开始陆续推向市场，而预计两年后，PCIe 5.0 规范也将发布。

PCIe 5.0 的数据速率将达到恐怖的 32GT/s，从而加重频率相关的插入损耗。选择的 PCB 材料会对各个区域的插入损耗产生巨大影响。

如果在设计 PCB 时不考虑板材对高速信号的影响，老司机也会翻车哒！

选择 PCB 板材时必须在满足设计需求、可量产性、成本中间取得平衡点。简单而言，设计需求包含电气和结构可靠性这两部分。通常在设计非常高速的 PCB 板子（大于 GHz 的频率）时板材问题才会比较重要。例如，现在常用的 FR-4 材质，在几个 GHz 的频率时的介质损耗 Df（Dielectricloss）会很大，可能就不适用。

高速数字电路运行速度是 PCB 选择考虑的主要因素，电路的速率越高，所选 PCB 的 Df 值就应该越小。具有中，低损耗的电路板材将适合 10Gb/S 的数字电路;具有更低损耗的板材适用 25Gb/s 的数字电路;具有超低损耗板材将适应更快的高速数字电路，其速率可以为 50Gb/s 或者更高。

从材料 Df 看：

• Df 介于 0.01～0.005 电路板材适合上限为 10Gb/S 数字电路；
• Df 介于 0.005～0.003 电路板材适合上限为 25Gb/S 数字电路；
• Df 不超过 0.0015 的电路板材适合 50Gb/S 甚至更高速数字电路。

常用的高速板材有：

• 罗杰斯 Rogers：RO4003、RO3003、RO4350、RO5880 等；
• 台耀 TUC:Tuc862、872SLK、883、933 等；
• 松下 Panasonic：Megtron4、Megtron6 等；
• Isola：FR408HR、IS620、IS680 等；
• Nelco：N4000-13、N4000-13EPSI 等；
• 东莞生益、泰州旺灵、泰兴微波等

对于高速 pcb 而言，在设计时需要考量材料的选择及设计等是否满足信号完整性要求，这就要求尽量减小信号的传输损耗。

PCB 传输损耗主要由介质损耗、导体损耗和辐射损耗三部分组成。

当高频信号在 PCB 上从驱动器沿较长的传输线传输到接收器时，介质材料的损耗因数对信号的影响非常大。较大的损耗因数意味着较高的介质吸收。损耗因数较大的材料会影响长传输线上的高频信号。介质吸收增大了高频衰减。

PCB 最常用的介质材料是 FR-4，它采用了环氧树脂玻璃叠层，可满足多种工艺条件要求。FR-4 的 εr 在 4.1 和 4.5 之间。GETEK 是另一种可以用于高速电路板的材料。GETEK 由环氧树脂(聚苯醚)构成，εr 在 3.6 和 4.2 之间。

导体损耗

电荷流过材料导致能量损耗。外层微带线和内层带状线的导体损耗都可以细分为 2 个部分：直流和交流损耗。这里说的直流电是低于 1MHz 的电路。虽然直流损耗一般不适用于高速电路设计，但电阻下降会侵占多点系统（如 SODIMM DDR3/4 的地址、命令控制总线布线）的逻辑电平和噪声容限。然而，板载内存通常信号线长度都小于 3 英寸，正因如此，没有凸显这个问题。

一个典型的 5 mil 宽、1.4 mil 厚（1oz 铜）、1 英寸长的线路，通上直流电时信号通道的电阻通常是 0.1 欧姆/英寸。铜和大多数其他金属的体电阻率在频率接近 100 GHz 以前是恒定的。不管怎样，正是因为趋肤效应，引发了导体的频率相关性，如图 2 所示。

交流电，因其频率相关性，导体损耗呈电阻性或电感性。低频时，我们认为电阻和电感同于直流电，但随着频率的增加，在传输线和基准面上的截面电流分布变得不均匀，并移动到导体的外部。由于趋肤效应，电流被迫进入铜的外表面，从而大大增加了损耗。电流的重新分布使电阻增大、每单位长度的线圈电感减小。随着频率增加到超过 1GHz 时，电阻不断增加，线圈电感量达到一个极限值，成为外电感。频率越高，电流在导体外表面流动的趋势就越大。交流电阻将保持与直流电阻大约相等，直到频率升高到某一个点，即趋肤深度小于导体厚度时。

为什么要考虑信号完整性问题

通常设计过程是极富直觉和创造性的，要想尽快完成合格设计，激发关于信号完整性的设计直觉至关重要。设计产品的设计师应了解信号完整性如何影响整 个产品的性能。

信号完整性问题主要造成以下三种影响和后果

• 时序
• 噪声
• 电磁干扰(EMI)

所有与信号完整性噪声问题有关的效应都与以下四类噪声源有关:

A、单一网络的信号完整性当信号沿一网络传播时，如果遇到阻抗突变，则会产生反射和失真，信号受到的阻抗变化有以下几种情况：

• 线宽变化；
• 层转换；
• 返回路径平面上的间隙；
• 接插件；
• 分支线、T 型线或桩线；
• 网络末端。

B、网络间的串扰；

C、轨道塌陷噪声；

当通过电源和地路径的电流发生变化时，在电源路径和地路径间的阻抗上将产生一个压降。设计电源和地分配的目标是使电源分配系统(PDS)的 阻抗最小

D、来自整个系统的电磁干扰和辐射。

视频中还科普了许多我们平时进行 PCB Layout 时应该要了解的知识点，如：线宽与阻抗的关系、铜厚、PCB 表面处理、盘中孔、HDI、传输线的概念、Stubs 对信号完整性的影响等等。

要进行高效的 PCB 设计，你得考虑结构尺寸的限制，仔细阅读器件手册，选择合适的器件封装，原理图顶层设计，PCB 电源供应系统的设计以及电源完整性的考量，PCB 设计层数及层叠结构的设计，识别信号回流路径以及元器件布局的划分，板材的选择以及板厂的加工工艺的制约因素，DFM 设计以及成本控制等等。

扫码关注尚为网微信公众号